分周器(プリスケーラ)とは?
分周器(プリスケーラ)とは、入力クロックを整数で割って低い周波数を作る回路。周辺機能ごとに必要な速度が違うため、システムクロックから周辺クロックやタイマの計数クロックを作るのに使う。試験ではタイマの周期計算や通信速度の設定計算で問われることが多い。
エンベデッドシステムスペシャリスト試験の過去問では2回出題されています(2017年度〜2020年度)。
ぶんしゅうきぷりすけーら
分周器(プリスケーラ)の意味
入力クロックを整数で割って低い周波数を作る回路。周辺機能ごとに必要な速度が違うため、システムクロックから周辺クロックやタイマの計数クロックを作るのに使う。試験ではタイマの周期計算や通信速度の設定計算で問われることが多い。
分周器(プリスケーラ)の具体例
48MHzのシステムクロックをプリスケーラで48分周して1MHz(1マイクロ秒刻み)にし、16ビットタイマで最大約65.5msまで計測する。10msの周期割込みが欲しければ比較値を10000に設定する、という手順で設計する。
分周器(プリスケーラ)は試験でどう引っ掛けられる?
分周は周波数を下げるだけで、元のクロックが持つジッタの絶対値は減らない。またデューティ比は奇数分周で崩れることがあり、常に50%が保たれるとは限らない点も見落としやすい。
分周器(プリスケーラ)と関連する用語
分周器(プリスケーラ)が出た過去問
図に示すPLLがロック状態の場合、出力周波数f_outを基準周波数f_refで表したものはどれか。ここで、分周器の分周比はNとする。
正解:N・f_ref
要点:PLLの出力は基準周波数×分周比Nに落ち着く
PLLは、帰還してきた信号と基準信号の位相が一致するように電圧制御発振器を制御する回路である。ロック状態では帰還入力の周波数が基準周波数に等しくなるので、分周器で1/Nにされた後の周波数が基準周波数と一致することになる。したがって分周前の出力周波数は基準周波数のN倍になり、これを利用して逓倍クロックを作る。
出典:平成29年度 春期 エンベデッドシステムスペシャリスト試験 am2 問11(IPA)PLLのブロック図中のa~cに入れるべき回路の組合せとして、適切なものはどれか。
正解:a: 位相比較器、b: 分周器、c: 電圧制御発振器
要点:PLLは位相比較器・LPF・VCOと帰還分周器で構成される
PLLは、入力信号と帰還信号の位相差を位相比較器で検出し、その誤差をフィルタで平滑して電圧制御発振器の発振周波数を制御する閉ループである。出力の一部を分周器を通して位相比較器へ戻すことで、入力周波数の整数倍の安定した出力が得られる。したがってaが位相比較器、帰還経路のbが分周器、フィルタの後段cが電圧制御発振器となる。
出典:令和2年度 10月 エンベデッドシステムスペシャリスト試験 am2 問11(IPA)
最終更新:2026-08-25/解説は資格暗記が独自に作成しています。 過去問の出典は各問題に記載のとおりです。