バス（データバス・アドレスバス・制御バス）とは？
バス（データバス・アドレスバス・制御バス）とは、CPU・主記憶・入出力装置などの間でデータや制御信号をやり取りする共通の伝送路。データバスは実際のデータを、アドレスバスはアクセスするメモリ番地の情報を、制御バスは読み書きの指示などの制御信号を伝える。
基本情報技術者試験の過去問では3回出題されています（2016年度〜2022年度）。
ばす
バス（データバス・アドレスバス・制御バス）の意味
CPU・主記憶・入出力装置などの間でデータや制御信号をやり取りする共通の伝送路。データバスは実際のデータを、アドレスバスはアクセスするメモリ番地の情報を、制御バスは読み書きの指示などの制御信号を伝える。
バス（データバス・アドレスバス・制御バス）の具体例
アドレスバスのビット幅が多いほど、CPUが直接指定できるメモリアドレスの範囲（アクセス可能な主記憶容量）が広がる。
バス（データバス・アドレスバス・制御バス）は試験でどう引っ掛けられる？
アドレスバスの幅（本数）が指定できるメモリ空間の広さ（2のn乗番地）を決め、データバスの幅が一度に運べるデータ量を決める。この対応を逆にする誤答が多い。アドレスバスは通常CPUから記憶装置への一方向である点も押さえる。
バス（データバス・アドレスバス・制御バス）と関連する用語
バス（データバス・アドレスバス・制御バス）が出た過去問
1Mバイトのメモリを図のようにMPUに接続するとき，最低限必要なアドレスバスの信号線の本数nはどれか。ここで，メモリにはバイト単位でアクセスするものとし，1Mバ…
正解：20
要点：アドレスバスn本で2のn乗バイト。1Mバイトなら20本
バイト単位でアクセスするので、アドレスバスは1Mバイト分の番地を区別できる必要がある。1Mバイト＝1,024k×1,024＝2の20乗バイトなので、2の20乗通りの番地を表すには20本の信号線が要る。nビットのアドレスバスは2のn乗バイトまで指定できる、という関係を押さえておけばよい。
出典：平成28年度 秋期 基本情報技術者試験 午前 問11（IPA）メモリのエラー検出及び訂正にECCを利用している。データバス幅2^nビットに対して冗長ビットがn＋2ビット必要なとき，128ビットのデータバス幅に必要な冗長ビッ…
正解：9
要点：128ビット＝2^7なのでn＝7、冗長ビットはn+2で9
与えられた関係はデータ幅を2^nビットと表したときの冗長ビット数がn＋2という形になっている。128＝2^7なのでn＝7であり、冗長ビットは7＋2＝9ビットとなる。
出典：平成30年度 秋期 基本情報技術者試験 午前 問11（IPA）メモリのエラー検出及び訂正にECCを利用している。データバス幅2^nビットに対して冗長ビットがn＋2ビット必要なとき、128ビットのデータバス幅に必要な冗長ビッ…
正解：9
要点：2のn乗からnを求め、n＋2を計算するだけの関係式
データバス幅が2のn乗ビットのとき冗長ビットはn＋2ビットという関係が与えられている。128は2の7乗なのでn＝7であり、必要な冗長ビットは7＋2＝9ビットとなる。式の指数部を求めてから代入するだけの問題で、128をそのまま計算に使わないよう注意する。
出典：令和4年度 s 基本情報技術者試験 kamokuA 問11（IPA）
最終更新：2026-08-25／解説は資格暗記が独自に作成しています。 過去問の出典は各問題に記載のとおりです。