半加算器・全加算器とは?
半加算器・全加算器とは、論理回路を組み合わせて構成する2進数の加算回路。半加算器はXORゲートとANDゲートで2つの1ビットを加算し「和」と「桁上がり」を求めるが、下位からの桁上がりは考慮できない。全加算器は下位からの桁上がりも入力に加えることで、多桁の加算に対応できる。
基本情報技術者試験の過去問では1回出題されています。
はんかさんき・ぜんかさんき
半加算器・全加算器の意味
論理回路を組み合わせて構成する2進数の加算回路。半加算器はXORゲートとANDゲートで2つの1ビットを加算し「和」と「桁上がり」を求めるが、下位からの桁上がりは考慮できない。全加算器は下位からの桁上がりも入力に加えることで、多桁の加算に対応できる。
半加算器・全加算器の具体例
全加算器を複数個ビットの桁数分だけ連結すると、多ビットの2進数同士を加算できる「加算器(アダー)」の回路を構成できる。
半加算器・全加算器は試験でどう引っ掛けられる?
半加算器は下位からの桁上がり入力を持たないため最下位桁にしか使えない。全加算器は入力3・出力2(和と桁上がり)。半加算器2個とORゲート1個で全加算器1個を構成できる関係も問われるので合わせて覚える。
半加算器・全加算器と関連する用語
半加算器・全加算器が出た過去問
図に示す,1桁の2進数xとyを加算して,z(和の1桁目)及びc(桁上げ)を出力する半加算器において,AとBの素子の組合せとして,適切なものはどれか。
正解:A:排他的論理和/B:論理積
要点:半加算器は和=XOR、桁上げ=ANDで構成する
半加算器は2つの1桁の2進数を足し、和の1桁目zと桁上げcを出力します。zは入力が異なるときだけ1になるので排他的論理和、cは両方が1のときだけ1になるので論理積で実現できます。全加算器はこの半加算器2個と論理和1個で構成されます。
出典:平成29年度 春期 基本情報技術者試験 午前 問22(IPA)
最終更新:2026-08-25/解説は資格暗記が独自に作成しています。 過去問の出典は各問題に記載のとおりです。