プロセッサとは？

プロセッサの意味

命令の取出し・解読・実行を担う中心装置。1命令の実行時間はクロック周期×CPI（Cycles Per Instruction）で求まり、動作周波数が高くCPIが小さいほど高速になる。

プロセッサの具体例

動作周波数2GHz（クロック周期0.5ナノ秒）でCPIが4なら、1命令あたり2ナノ秒。毎秒5億命令＝500MIPSに相当する。

プロセッサは試験でどう引っ掛けられる？

CPIは「動作周波数÷毎秒の実行命令数」で逆算できる。MIPS値と周波数の関係を式にできるかが問われる。

プロセッサと関連する用語

• パイプライン
• スーパスカラ

プロセッサが出た過去問

• 容量がaMバイトでアクセス時間がxナノ秒の命令キャッシュと、容量がbMバイトでアクセス時間がyナノ秒の主記憶をもつシステムにおいて、CPUからみた、主記憶と命令…

  正解：(1-r)・x + r・y

  要点：平均アクセス時間＝ヒット率×高速側＋ミス率×低速側

  平均アクセス時間は、ヒット時とミス時の時間を出現割合で重み付けした期待値である。ミス率がrなのでヒット率は1-rとなり、ヒット時はキャッシュのx、ミス時は主記憶のyがかかる。したがって(1-r)x＋ryとなり、容量a・bは重みには関係しない。

  出典：平成29年度 秋期 高度共通_午前I試験 am1 問4（IPA）

• リアルタイムOSにおいて、実行中のタスクがプリエンプションによって遷移する状態はどれか。

  正解：実行可能状態

  要点：プリエンプションは実行→実行可能。待ちは資源待ちのときだけ

  プリエンプションは、より優先度の高いタスクが現れたときなどにOSが実行中のタスクからCPUを強制的に取り上げることである。取り上げられたタスク自体は資源の完成を待っているわけではなく、CPUさえ割り当てられればすぐ動けるので実行可能状態へ移る。入出力完了などを待つ場合が待ち状態である。

  出典：平成29年度 秋期 高度共通_午前I試験 am1 問6（IPA）

• メモリインタリーブの説明として、適切なものはどれか。

  正解：主記憶を複数のバンクに分けて、CPUからのアクセス要求を並列的に処理できるようにする。

  要点：メモリインタリーブは主記憶を分割し並列アクセスで高速化

  メモリインタリーブは、主記憶を複数のバンク（区画）に分割し、連続するアドレスを異なるバンクへ順に割り当てる技法である。CPUからの連続アクセスを複数バンクで並行して処理できるため、見かけ上のメモリアクセス速度を高められる。

  出典：平成30年度 春期 高度共通_午前I試験 am1 問4（IPA）

• ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部のPLL1、PLL2及び分周器の組合せでCPUに240MHz、シリアル…

  正解：1／2の10乗

  要点：分周比は入力周波数÷目標周波数に最も近い2のべき乗

  分周器の入力はPLL1の出力なので 15MHz×8 ＝ 120MHz である。ここから115kHz付近を作るには 120,000÷115 ≒ 1,043 なので、2のべき乗では1,024＝2の10乗が近い。実際に 120MHz÷1,024 ＝ 約117.2kHz で、115kHzに対する誤差は約1.9%となり、±5%以内に収まる。

  出典：平成30年度 春期 高度共通_午前I試験 am1 問7（IPA）

• 容量がaMバイトでアクセス時間がxナノ秒の命令キャッシュと、容量がbMバイトでアクセス時間がyナノ秒の主記憶をもつシステムにおいて、CPUからみた、主記憶と命令…

  正解：(1－r)・x + r・y

  要点：平均アクセス時間＝ヒット率×高速側＋ミス率×低速側

  平均アクセス時間は、キャッシュにヒットしたときとミスしたときの時間を、それぞれの発生確率で重み付けした期待値になる。ミス率がrなのでヒット率は(1-r)であり、平均アクセス時間は (1-r)・x + r・y と表される。容量aやbは確率とは無関係なので式には現れない。

  出典：令和1年度 秋期 高度共通_午前I試験 am1 問5（IPA）