クロックの立上りエッジで、8ビットのシリアル入力パラレル出力シフトレジスタの内容を上位方向へシフトすると同時に正論理のデータをレジスタの最下位ビットに取り込む。また、ストローブの立上りエッジで値を確定する。各信号の波形を観測した結果が図のとおりであるとき、確定後のシフトレジスタの値はどれか。ここで、数値は16進数で表記している。

上位シフトのシフトレジスタは、先に入った値ほど上位桁になる

基本情報技術者試験2019年度 秋期 午前21/コンピュータ構成要素 / ハードウェア

データ・ストローブ・クロックの3本のタイミングチャート(横軸:時間)。クロックは一定周期の矩形パルス列で、等間隔の立上りエッジが11回ある(点線がそれぞれの立上りタイミングを示す)。データ信号は、1〜2番目の立上りエッジではHigh、3〜5番目ではLow、6〜7番目では再びHigh、8〜9番目では再びLow、10〜11番目では再びHighとなる(High/Lowの切り替わりはそれぞれ隣接する立上りエッジの間で起こる)。ストローブ信号は、10番目と11番目の立上りエッジの間で一度だけHighに立ち上がり、その時点でシフトレジスタの値を確定させる。※波形の遷移タイミングと最終的なビットパターンの対応は画像からの再構成であり、確信度が中程度(要検証)。
データ・ストローブ・クロックの3本のタイミングチャート(横軸:時間)。クロックは一定周期の矩形パルス列で、等間隔の立上りエッジが11回ある(点線がそれぞれの立上りタイミングを示す)。データ信号は、1〜2番目の立上りエッジではHigh、3〜5番目ではLow、6〜7番目では再びHigh、8〜9番目では再びLow、10〜11番目では再びHighとなる(High/Lowの切り替わりはそれぞれ隣接する立上りエッジの間で起こる)。ストローブ信号は、10番目と11番目の立上りエッジの間で一度だけHighに立ち上がり、その時点でシフトレジスタの値を確定させる。※波形の遷移タイミングと最終的なビットパターンの対応は画像からの再構成であり、確信度が中程度(要検証)。

選択肢

正解と解説

正解: 8D

シリアル入力パラレル出力のシフトレジスタは、クロックの立上りごとに全ビットを上位へ1つずらし、空いた最下位ビットへその時点のデータ線の値を取り込む。したがって最初に取り込んだビットが8回のシフトで最上位まで押し上げられ、波形を時間順に読んだビット列がそのまま上位から下位への並びになる。この波形では取り込まれる順が1、0、0、0、1、1、0、1となるので、確定値は2進で10001101、16進では8Dである。

選択肢ごとの解説

出典:令和元年度 秋期 基本情報技術者試験 午前 問21(IPA)

同じ分野の他の問題

最終更新:2026-08-25/解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。