ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部のPLL1、PLL2及び分周器の組合せでCPUに240MHz、シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

逓倍後の周波数を分周比で割り許容誤差内かを確かめる

頻出応用情報技術者試験／2018年度春期午前問23／コンピュータ構成要素 / ハードウェア

内部クロック発生器のブロック図。左から「発振器」（15MHz出力）→「PLL1（8逓倍）」に接続。PLL1の出力は分岐して「PLL2（2逓倍）」と「分周器」の両方に入力される。PLL2の出力（240MHz）は「CPU」ブロックに接続。分周器の出力（115kHz、±5%）は「SIO」ブロックに接続。全体は大きな枠（ワンチップマイコン）で囲まれている。

選択肢

ア1/2^4
イ1/2^6
ウ1/2^8
エ1/2^10

正解と解説

正解：エ 1/2^10

発振器15MHzをPLL1で8逓倍すると120MHzになる。PLL2はこれをさらに2逓倍して240MHzをCPUへ供給する。分周器の入力もPLL1出力の120MHzなので、120MHz÷2^10＝約117.2kHzとなり、目標115kHzに対する誤差は約1.9%で±5%以内に収まる。2^8では約469kHzと大きく外れる。

選択肢ごとの解説

ア120MHz÷16＝7.5MHzとなり、目標の115kHzから大きく外れる。
イ120MHz÷64＝約1.88MHzで、桁が合わない。
ウ120MHz÷256＝約469kHzで、115kHzの4倍以上あり誤差が大き過ぎる。
エ正解。120MHz÷1024＝約117.2kHzで、誤差約1.9%と許容範囲に収まる。

出典：平成30年度春期応用情報技術者試験午前問23（IPA）

同じ分野の他の問題

最終更新：2026-08-25／解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。