3ビットのデータx1, x2, x3に偶数パリティビットcを付加する回路はどれか。

選択肢

• ア回路図ア：x1,x2,x3を入力とし、x1,x2をAND素子に入力、その出力とx3をOR素子に入力してcを出力する論理回路（出力x1,x2,x3はそのまま通過）
• イ回路図イ：アと同様のAND-OR構成の出力にNOT（否定）を追加してcを出力する論理回路
• ウ回路図ウ：x1,x2,x3を入力とし、x1,x2をXOR素子に入力、その出力とx3をXOR素子に入力してcを出力する論理回路（出力x1,x2,x3はそのまま通過）
• エ回路図エ：ウと同様のXOR-XOR構成の出力にNOT（否定）を追加してcを出力する論理回路

正解と解説

正解：ウ 回路図ウ：x1,x2,x3を入力とし、x1,x2をXOR素子に入力、その出力とx3をXOR素子に入力してcを出力する論理回路（出力x1,x2,x3はそのまま通過）

偶数パリティは、データビットとパリティビットを合わせた1の個数が偶数になるように付加します。これは各ビットの排他的論理和（XOR）を取ることと同じで、c = x1 XOR x2 XOR x3 で求まります。したがってXORを2段に接続し、出力に否定を付けない回路が正解です。

選択肢ごとの解説

• アAND-OR構成では1の個数の偶奇を判定できません。
• イAND-ORの否定であり、やはり偶奇を表しません。
• ウ正解。XORの2段接続がそのまま3ビットの偶数パリティになります。
• エXOR2段の否定は奇数パリティの生成回路になります。

同じ分野の他の問題

• 16ビットのダウンカウンターを用い、カウンターの値が0になると割込みを発生するハードウェアタイマーがある。カウンターに初…2025年度 秋期 午前 問23
• 入力がAとB、出力がYの論理回路を動作させたとき、図のタイミングチャートが得られた。この論理回路として、適切なものはどれ…2025年度 秋期 午前 問22
• 組込みシステムのプログラムで、放された状態では0になり、押された状態では1になるスイッチの値を読み込んでいる。このプログ…2025年度 秋期 午前 問21
• 図のLED点灯回路において、LEDに10ミリAの電流が流れるように抵抗値を決定したときに、回路全体の消費電力に占めるLE…2025年度 秋期 午前 問20
• モーターの軸に装着された回転センサーから出力されるパルスの周期を、1MHzのクロック周波数でカウントアップするタイマーで…2025年度 秋期 午前 問10