組込みシステムに適用されるCPUの低消費電力化技術に関する説明として、適切なものはどれか。

クロックゲーティングは無駄な遷移を止め動的消費電力を削減

エンベデッドシステムスペシャリスト試験2021年度 秋期 午前II14/低消費電力 / 低電力設計

選択肢

正解と解説

正解: レジスタに供給するクロックがダイナミックな消費電力を増加させる要因の一つなので、不要なブロックへのクロックの供給を止めることによって低消費電力になる。

CMOS回路のダイナミックな消費電力は、信号が遷移するたびに生じる充放電で決まり、クロックが供給される限りレジスタなどは動作していなくても遷移を繰り返す。そこで使っていないブロックへのクロック供給を止めるクロックゲーティングを行えば、無駄な遷移がなくなり消費電力を減らせる。低消費電力化では、このダイナミック電力の削減と、電源遮断によるリーク電流の削減を使い分ける。

選択肢ごとの解説

出典:令和3年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問14(IPA)

同じ分野の他の問題

最終更新:2026-08-25/解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。