入力G=0のときはX=A、Y=Bを出力し、G=1のときはX=Āの否定、Y=Bの否定を出力する回路はどれか。

XORは制御入力で素通し／反転を切り替えるゲートとして使える

高度試験・午前I（全区分共通）／2017年度 秋期 問7／テクノロジ系 / ハードウェア

ア〜エの4つの論理回路図。共通の配線として、入力Aは上段ゲートの一方の入力に直接つながり、入力Gからの配線が分岐点（ドット）を経て上段ゲートのもう一方の入力へ達する（その途中でB線と交差するが接続はない）。ドットからは右方向にも配線が伸び、下段ゲートのもう一方の入力になる。入力Bは下段ゲートの一方の入力に直接つながる。すなわちX＝A・G間の演算、Y＝B・G間の演算という構成である（AとBの組合せではない）。ア：上段はAND（出力に丸印なし）でX＝A・G、下段はNAND（出力に丸印あり）でY＝(B・G)の否定。イ：上段はOR（丸印なし）でX＝A＋G、下段もOR（丸印なし。NORではない）でY＝B＋G。ウ：上段はXOR（丸印なし）でX＝A（+記号丸）G、下段もXOR（丸印なし。論理一致素子ではない）でY＝B（+記号丸）G。エ：上段はAND（丸印なし）でX＝A・G、下段はGをNOT素子に通した信号とBとのAND素子でY＝B・(Gの否定)。
ア〜エの4つの論理回路図。共通の配線として、入力Aは上段ゲートの一方の入力に直接つながり、入力Gからの配線が分岐点（ドット）を経て上段ゲートのもう一方の入力へ達する（その途中でB線と交差するが接続はない）。ドットからは右方向にも配線が伸び、下段ゲートのもう一方の入力になる。入力Bは下段ゲートの一方の入力に直接つながる。すなわちX＝A・G間の演算、Y＝B・G間の演算という構成である（AとBの組合せではない）。ア：上段はAND（出力に丸印なし）でX＝A・G、下段はNAND（出力に丸印あり）でY＝(B・G)の否定。イ：上段はOR（丸印なし）でX＝A＋G、下段もOR（丸印なし。NORではない）でY＝B＋G。ウ：上段はXOR（丸印なし）でX＝A（+記号丸）G、下段もXOR（丸印なし。論理一致素子ではない）でY＝B（+記号丸）G。エ：上段はAND（丸印なし）でX＝A・G、下段はGをNOT素子に通した信号とBとのAND素子でY＝B・(Gの否定)。

選択肢

正解と解説

正解：ウ AND/OR素子の代わりに上段・下段ともXOR素子を使った構成（X出力側・Y出力側ともXOR。論理一致素子ではない）で、AとG、BとGがそれぞれの素子に入力される。

制御信号Gと入力の排他的論理和をとると、G=0のときは入力がそのまま出力され、G=1のときは入力が反転して出力される。つまりXOR素子は制御付きの反転回路として働く。X、Yそれぞれについて入力とGの排他的論理和をとる構成が条件を満たす。

選択肢ごとの解説

出典：平成29年度 秋期 高度試験・午前I（全区分共通） 問7（IPA）

同じ分野の他の問題

最終更新：2026-08-25／解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。