JTAG(IEEE 1149.1)の説明として、適切なものはどれか。

JTAGバウンダリスキャンテストの標準インタフェース規格

エンベデッドシステムスペシャリスト試験2018年度 春期 午前II4/入出力 / デバッグ・テスト

選択肢

正解と解説

正解: バウンダリスキャンテストの標準方式

JTAGIEEE 1149.1)は、LSIの各入出力ピンの内側にバウンダリスキャンセルと呼ばれるレジスタを並べ、TDI/TDO/TCK/TMSの少数の信号でシフトレジスタとして直列に読み書きする規格である。これにより、基板に実装した後でもピンの値を外部から設定・観測でき、はんだ付け不良や配線の断線・短絡を検査できる。現在ではデバッグ用インタフェースとしても広く使われている。

選択肢ごとの解説

出典:平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前II 問4(IPA)

同じ分野の他の問題

最終更新:2026-08-25/解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。