PLLのブロック図中のa～cに入れるべき回路の組合せとして、適切なものはどれか。
| a | b | c | |
|---|---|---|---|
| ア | 位相比較器 | 電圧制御発振器 | 分周器 |
| イ | 位相比較器 | 分周器 | 電圧制御発振器 |
| ウ | 電圧制御発振器 | 位相比較器 | 分周器 |
| エ | 電圧制御発振器 | 分周器 | 位相比較器 |
選択肢
- アa: 位相比較器、b: 電圧制御発振器、c: 分周器
- イa: 位相比較器、b: 分周器、c: 電圧制御発振器
- ウa: 電圧制御発振器、b: 位相比較器、c: 分周器
- エa: 電圧制御発振器、b: 分周器、c: 位相比較器
正解と解説
正解：イ a: 位相比較器、b: 分周器、c: 電圧制御発振器
PLLは、入力信号と帰還信号の位相差を位相比較器で検出し、その誤差をフィルタで平滑して電圧制御発振器の発振周波数を制御する閉ループである。出力の一部を分周器を通して位相比較器へ戻すことで、入力周波数の整数倍の安定した出力が得られる。したがってaが位相比較器、帰還経路のbが分周器、フィルタの後段cが電圧制御発振器となる。
選択肢ごとの解説
- ア帰還経路と出力段の役割が入れ替わっており、フィルタ出力で発振器を制御する構成にならない。
- イ正解。位相比較器→フィルタ→VCO、出力を分周して帰還する構成。
- ウ入力段に発振器を置く構成では位相差を検出できない。
- エ位相比較器が出力段に来ており、ループとして機能しない。
同じ分野の他の問題
- マイコンに供給するクロックとシリアル通信ポートに使用するクロックとを共用するマイコンシステムがある。nが自然数のとき、ク…2025年度 秋期 午前II 問11
- マイコンに供給するクロックとシリアル通信ポートに使用するクロックを共用するマイコンシステムがある。nが自然数のとき、クロ…2022年度 秋期 午前II 問13
- マイコンに供給するクロックとシリアル通信ポートに使用するクロックを共用するマイコンシステムがある。クロックを2ⁿ分の1に…2017年度 春期 午前II 問15
- 図に示すPLLがロック状態の場合、出力周波数f_outを基準周波数f_refで表したものはどれか。ここで、分周器の分周比…2017年度 春期 午前II 問11
- バイポーラトランジスタが能動領域で直流増幅しているときの動作の説明として、適切なものはどれか。ここで、ベース(B)からエ…2025年度 秋期 午前II 問10
最終更新：2026-08-25／解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。